Arquitectura del procesador digital

Apuntes

•Arquitectura del procesador digital de señales Semana 13 – Sesión 21 MSc. DANTE CASTILLO C. Unidad 2: Periféricos del procesador digital de señales •Comunicación UART Logro de la sesión: Al finalizar, el alumno comprenderá y podrá gestionar la comunicación UART en los dsPIC. •Componentes de la comunicación UART La UART incluye conexiones como RX, TX, GND y diferentes interfaces: UART-USB, UART-Bluetooth y RF. •Interfaces UART-USB y RF La UART-USB emplea conectores como FT232RL, CP2102, PL2303, entre otros. La comunicación RF opera en frecuencias de 2.4 GHz, 902-928 MHz y 865-868 MHz. •Trama de datos y pines UART La transmisión de datos es full-duplex, con 8 o 9 bits, usando pines UxTX y UxRX. Se puede configurar la paridad (Even, Odd, No Parity), bits de stop (1 o 2) y el generador de baudios con un preescaler de 16 bits. El rango de baudios va desde 29 bps hasta 1.875 Mbps a FCY = 30 MHz. Incluye buffers FIFO de transmisión y recepción, interrupciones y modo Loopback para diagnóstico. •Diagrama de bloques UART El diagrama muestra los componentes principales del sistema UART en el dspic, incluyendo registros y buffers. •Registros UART en...